PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-235157

(43)Date of publication of application: 10.09.1993

(51)Int.Cl.

H01L 21/76

(21)Application number: 04-038299

(71)Applicant: FUJITSU LTD

KYUSHU FUJITSU ELECTRON:KK

(22)Date of filing:

26.02.1992

(72)Inventor:

NIWA YOSHIYUKI


HARADA HIDEKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To form an isolation insulating film in which no step and no bird beak occur by increasing its thickness by forming a groove on an isolation film forming region, burying a narrow groove for forming the insulating film with an SOG film, burying a wide groove with a CVDSiO2 film and polishing it

CONSTITUTION: An Si3N4 film 2 is grown as an anti-polishing film on an Si substrate 1, and a groove is formed on a field region. The substrate 1 is rotatably coated with a spin-on-glass(SOG) film 3 in a thickness for closely burying in a pattern. Then, an SiO2 film 4 is deposited in a thickness on the field region to become the same level as that of the film 2. With the film 2 as a stopper the film 4 is polished, the film 2 is removed, and elements are formed in the exposed substrate. Thus, a surface of the substrate is flattened, and since an insulating film buried in the field region is not thermally oxidized, no bird's beak is generated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

16/16

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-235157

(43)公開日 平成5年(1993)9月10日

(51) Int.Cl.⁵ H 0 1 L 21/76

FΙ

技術表示箇所

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平4-38299

(22)出願日

平成4年(1992)2月26日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000142470

株式会社九州富士通エレクトロニクス 鹿児島県薩摩郡入来町副田5950番地

(72)発明者 丹羽 義幸

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 原田 秀樹

鹿児島県薩摩郡入来町副田5950番地 株式

会社九州富士通エレクトロニクス内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 分離絶縁膜の形成方法に関し、厚膜化しても 段差がなく且つパーズピークの発生をなくしデバイスの 微細化と高速化をはかることを目的とする。

【構成】 フィールド領域に分離絶縁膜を形成する方法であって、半導体基板1上に耐研磨膜2を被着し、幅の異なる複数の該フィールド領域の該耐研磨膜および該基板をエッチングして該基板に溝を形成する工程と、該基板上にスピンオングラス(SOG) 膜3を回転塗布して幅の狭いフィールド領域の溝を完全に埋め込む工程と、幅の広いフィールド領域における膜厚が滯の深さと同じ程度になる厚さで絶縁膜4を該基板上に堆積する工程と、該耐研磨膜2をストッパにして該絶縁膜4をポリッシングし、次いで該耐研磨膜2を除去し、露出した該半導体基板に素子形成する工程を有する半導体装置の製造方法により達成される。Xように構成する。

原理說明図



特開平5-235157

【特許請求の範囲】

【請求項1】 フィールド領域に分離絶縁膜を形成する 方法であって.

半導体基板(1) 上に耐研磨膜(2) を被着し、幅の異なる 複数の該フィールド領域の該耐研磨膜および該基板をエ ッチングして該基板に溝を形成する工程と、

該基板上にスピンオングラス(SOG) 膜(3) を回転塗布し て幅の狭いフィールド領域の溝を完全に埋め込む工程 と.

幅の広いフィールド領域における膜厚が滯の深さと同じ 10 程度になる厚さで絶縁膜(4) を該基板上に堆積する工程

該耐研磨膜をストッパにして該絶縁膜をポリッシング し,次いで該耐研磨膜を除去し,露出した該半導体基板 に素子形成する工程を有することを特徴とする半導体装 置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 係り、特にフィールド領域に分離絶縁膜を形成する方法 20 に関する。

【0002】近年,半導体装置の高速化,高集積化に伴 いパターンのスケールダウンが進められ、素子分離絶縁 膜の平坦化や,選択酸化(LOCOS) 法による素子分離絶縁 膜形成の際に発生するパーズピークに起因する寄生容量 の増加を抑制すること等が要求されている。

[0003]

【従来の技術】従来の素子分離技術は、選択酸化法によ る素子分離絶縁膜の形成が主流であった。この方法は周 知のようにシリコン(Si)基板上の素子分離絶縁膜を形成 30 しない領域上に薄い下地酸化膜を介して窒化シリコン(S i₃N₄) からなる耐酸化膜を形成し,基板を熱酸化して耐 酸化膜の周囲に分離絶縁膜を形成するものである。

【0004】熱酸化の際に、薄い下地酸化膜に沿って耐 酸化膜の端からその下にパーズビークと呼ばれる鳥の嘴 状に延びた酸化膜が形成される。

[0005]

【発明が解決しようとする課題】従来の選択酸化法によ る素子分離技術では、素子分離絶縁膜とSi基板間の段差 による上層配線や上層絶縁膜の段差被覆不良に起因する 40 信頼性の低下、およびパーズピークによる素子領域の減 少と寄生容量の増加に伴う動作速度の低減等の問題があ った。

【0006】本発明は厚膜化しても段差がなく且つバー ズビークの発生がない分離絶縁膜を形成し,半導体装置 の微細化と高速化をはかることを目的とする。

[0007]

【課題を解決するための手段】上記課題の解決は,フィ ールド領域に分離絶縁膜を形成する方法であって,半導

フィールド領域の該耐研磨膜および該基板をエッチング して該基板に滯を形成する工程と、該基板上にスピンオ ングラス(SOG) 膜3を回転塗布して幅の狭いフィールド 領域の溝を完全に埋め込む工程と、幅の広いフィールド 領域における膜厚が溝の深さと同じ程度になる厚さで絶 縁膜4を該基板上に堆積する工程と,該耐研磨膜をスト ッパにして該絶縁膜をポリッシングし,次いで該耐研磨 膜2を除去し、露出した該半導体基板に素子形成する工 程を有する半導体装置の製造方法により達成される。

1

[0008]

【作用】本発明では、分離膜形成領域(フィールド領 域)に予め滯を形成し、素子内の分離絶縁膜形成用の狭 い滯はスピンオングラス(SOG) 膜を塗布して埋込み,さ らに広い溝は気相成長(CVD) による二酸化シリコン(SiO 2)膜で埋込み、CVD SiOz 膜をポリッシングして平坦化し ている。

【0009】図1(A)~(D) は本発明の原理説明図であ る。図1(A) において,Si基板1上に耐研磨膜としてSi 3 N4 膜 2 を成長し,ドライエッチングによりフィールド 領域に溝を形成する。

【0010】図1(B) にいて, 基板上にSOG 膜3を密パ ターン埋めつくす膜厚で回転塗布する。図1(C) におい て、フィールド領域における膜厚がSiaN4 膜2と同じレ ベルになる厚さでCVD SiOz膜4を堆積する。

【0011】図1(D) において, Si₃N₄ 膜2をストッパ にしてCVD SiOa膜4をポリッシングする。SiaNa 膜2を 除去し露出したSi基板1内に素子形成する。上記の方法 によると分離絶縁膜はその膜厚は溝の深さで決まり且つ 狭いフィールド領域はSOG 膜3で完全に埋め込んで形成 され、広いフィールド領域はCVD SiOz 膜4の堆積とポリ ッシバックによるため、基板表面は平坦化され、またフ ィールド領域に埋め込まれた絶縁膜は熱酸化によるもの でないためバーズビークの発生はない。

【0012】この際、絶縁膜の溝への埋め込みを2段に 行うのは,狭い溝を完全に埋め込むためには回転塗布に よるSOG 膜が極めて有効であり、さらに基板の露出面を 熱酸化しておくと完全な埋め込みができる。 また,広い 溝は堆積とポリッシパックによる手法によっている。

[0013]

【実施例】図2(A)~(D) は本発明の実施例を説明する 断面図である。この例では,バイポーラ素子の形成につ いて説明する。

【0014】図2(A) において、11は比抵抗15Ωcm、面 指数(100)のp型Si基板,12は埋込層,13はエピタキシ ャルSi層,14はSi₃N.膜とSi基板間の歪み緩和用のパッ ファとなる下地酸化膜で厚さ100 Aの熱酸化SiO2膜, 15 はポリッシングのストッパ膜(耐研磨膜)で厚さ2000A のCVD SiaN4 膜である。

【0015】通常のパイポーラプロセスにより図示の層 体基板 1 上に耐研磨膜 2 を被着し,幅の異なる複数の該 50 構造を形成する。図 2 (B) において,異方性エッチング

(3)

特開平5-235157

によりSia N4 膜15およびSiO2膜14をパターニングして, フィールド領域のこれらの膜を除去する。

【0016】SiaN4 およびSiO2のエッチング条件 (SiaN 4 , SiO 共通) の一例は次の通りである。

反応ガス: CP4 +CHF3 ガス圧力: 0.2 Torr RF 電力: 450 W

次いで、異方性エッチングによりフィールド領域のエピ タキシャルSi層13をエッチングし、深さ0.6 ~1.0 μm の滯を形成する。

【0017】SIのエッチング条件の一例は次の通りであ る.

反応ガス: SiCl4 + SF6 + N2

ガス圧力: 0.1 Torr RF 電力: 450 W

次いで、Siの異方性エッチングの際の損傷層を除去する ため、Siのウエットエッチングを行う(500~1000A程 度)。この際のエッチャントは例えば、硝酸とフッ化水 素酸アンモニウムの混合液を用いる。

【0018】図2(C) において、Siの露出面に熱酸化Si 20 12 埋込層 02 膜16を形成し、狭いフィールド領域を埋め込む程度の 厚さにSOG 膜17を塗布する (広いフィールド領域上で 0.1~0.3 μm)。その上にCVD SiO2 膜18を厚さ 0.5~ 1.1 µm堆積する。

【0019】図2(D) において、SiaN4 膜15をストッパ にしてCVD SiO₂ 膜18をポリッシングして基板表面を平坦 化し、Si₃N₄ 膜15を除去する。図3は実施例の素子分離 を用いて形成したバイポーラトランジスタの断面図であ る。

【0020】図において、19はp型ペース領域、20はn 30 22 チャネルカット拡散層 型エミッタ領域、21はトランジスタ間を分離するトレン チ分離絶縁膜、22はチャネルカット拡散層、23は層間絶 縁膜,24はペース引き出し用ポリッシング膜,25はエミ ッタ電極、26はベース電極、27はコレクタ電極である。

【0021】ここで、SOG 膜17が埋め込まれた狭いフィ

ールド領域はトランジスタの活性領域と n+ 型コレクタ コンタクト領域間に相当する。またSOG 膜17とCVD SiO2 膜18が埋め込まれた広いフィールド領域は秦子(トラン ジスタ) 間を分離するトレンチ分離絶縁膜21上の領域に 相当する。

[0022]

【発明の効果】本発明により、厚膜化しても段差がなく 且つバーズビークの発生がない素子分離絶縁膜が形成で き、半導体装置の微細化と高速化に寄与することができ 10 た。

【図面の簡単な説明】

【図1】 本発明の原理説明図


[図2] 本発明の実施例を説明する断面図

(Ed 3) 実施例の素子分離を用いた断面図

- 1 半導体基板でSi基板、
- 2 耐研磨膜でSi₃N₄ 膜
- 3 SOG 膜
- 4 絶縁膜でCVD S102膜
- 11 p型Si基板
- - 13 エピタキシャルSi層
 - 14 下地酸化膜で熱酸化Si02膜
 - 15 耐研磨膜でSiaN 膜
 - 16 熱酸化SiO2膜
 - 17 SOG 膜
 - 18 絶縁膜でCVD SiOz膜
 - 19 ペース領域
 - 20 エミッタ領域
 - 21 トランジスタ間を分離するトレンチ分離絶縁膜
- - 23 層間絶縁膜
 - 24 ペース引き出し用ポリッシング膜
 - 25 エミッタ電極
 - 26 ペース電極
 - 27 コレクタ電極

【図3】

実施例の素子分離を用いたパイポーラトランシスタの断面図




(4)

特開平5-235157

【図1】

原理說明図



【図2】

実施例の断面図

